0

Технология изготовления интегральных схем

Базовые технологические операции

Производство интегральных схем состоит из ряда операций, выполняя которые постепенно из исходных материалов получают готовое изделие. Количество операций технологического процесса может достигать 200 и более, поэтому рассмотрим только базовые.

Эпитаксияэто операция наращивания на подложке монокристаллического слоя, повторяющего структуру подложки и ее кристаллографическую ориентацию. Для получения эпитаксиальных пленок толщиной от 1 до 15 мкм обычно применяется хлоридный метод, при котором полупроводниковые пластины после тщательной очистки поверхности от различного рода загрязнений помещают в кварцевую трубу с высокочастотным нагревом, где пластины нагреваются до 1200±3 aboutС. Через трубу пропускают поток водорода с небольшим содержанием тетрахлорида кремния. Образующиеся при реакции атомы кремния занимают места в узлах кристаллической решетки, из-за чего растущая пленка продолжает кристаллическую структуру подложки. При добавлении в смесь газов газообразных соединений доноров (например, РНfrom или РСlfrom) эпитаксиальный слой получается с электронной проводимостью, а при добавлении газообразных соединений акцепторов (например, ВВгfrom или В2N6) наращиваемый слой приобретает дырочную проводимость.

Легирование – это операция введения примесей в подложку. Существуют два метода легирования: диффузия примесей и ионная имплантация.

Диффузия примесей представляет собой обусловленное тепловым движением перемещение частиц в направлении убывания их концентрации. Основной механизм проникновения примесных атомов в кристаллическую решетку состоит в их последовательном перемещении по вакансиям (пустым узлам) решетки. Диффузия примесей осуществляется в кварцевых печах при температуре 1100–1200 aboutС, поддерживаемой с точностью ±0,5 aboutС. Через печь пропускается нейтральный газ-носитель (N2 или Аг), который переносит частицы диффузанта (В2ABOUT3 или Р2ABOUT5) к поверхности пластин, где в результате химических реакций выделяются атомы примесей (В или Р), которые диффундируют вглубь пластин.

Для создания нескольких слоев с разными типами проводимости диффузия осуществляется многократно. Например, при формировании вертикальной n–р–n-структуры сначала методом эпитаксии на кремниевой подложке р-типа наращивается эпитаксиальной коллекторный слой n-типа, затем Si методом диффузии акцепторов формируется базовый слой р-типа, после чего диффузией доноров формируется эмиперный слой n-типа.

Ионная имплантация примесей происходит в результате бомбардировки поверхности подложки сфокусированным потоком ионов, обладающих энергией от 10 до 300 кэB. Плотность тока ионного пучка составляет от 0,1 до 100 мкA/см2 . Внедряясь в кристаллическую решетку, ионы передают свою энергию атомам подложки, которые покидают узлы решетки, в результате чего образуются вакансии.

Ионное легирование широко используется при создании БИС и СБИС. По сравнению с диффузией процесс ионного легирования занимает меньше времени и позволяет создавать слои с субмикронными горизонтальными размерами, толщиной менее 0,1 мкм, с высокой воспроизводимостью параметров. Кроме того, ионное легирование не является высокотемпературной операцией и не приводит к перераспределению ранее введенных примесей.

Термическое окисление применяется для получения тонких пленок диоксида кремния SiО2, оно основано на высокотемпературных реакциях кремния с кислородом или кислородосодержащими веществами. Окисление происходит в кварцевых печах при температуре 800–1200 aboutС с точностью ±1 aboutWith.

Катодное распыление основано на разрушении катода при бомбардировке его ионами разреженного газа. Процесс происходит в вакуумной камере заполненной инертным газом. В нижней части камеры находится катод-мишень, являющийся источником напыляемых частиц, а в верхней части – металлический анод, на котором закреплены подложки. Анод заземляют, а на катод подают отрицательное напряжение, в результате чего между катодом и анодом возникает газовый тлеющий разряд. Образующиеся при этом положительные ионы выбивают из катода атомы, которые двигаются к аноду и оседают на подложках. Таким способом можно напылять не только проводящие, но и диэлектрические пленки.

Травление применяется для очистки поверхности полупроводниковых пластин от различного рода загрязнений, удаления слоя SiО2, также для создания на поверхности подложек канавок и углублений. Травление может быть как жидкостным, так и сухим.

Жидкостное травление осуществляется с помощью кислоты, либо щелочи. Кислотное травление применяют при подготовке пластин кремния к изготовлению структур микросхем с целью получения зеркально гладкой поверхности, а также для удаления пленки SiО2 и формирования в ней отверстий. Щелочное травление применяют для получения канавок и углублений. Канавки и углубления вытравливаются через маски-пленки с отверстиями, изготовленные из материала, на который травитель не воздействует.

Сухое травление производят в вакуумных установках в плазме газового разряда. При ионном травлении поверхность кремния бомбардируется потоком ионов инертного газа (аргон), в результате чего происходит распыление кремния. Оно применяется в основном для очистки поверхности кремния от загрязнений.

Литография – это процесс формирования отверстий в масках, применяемых для локальной диффузии, травления, окисления и других операций. Существует несколько разновидностей этого процесса.

Фотолитография основана на использовании светочувствительных материалов – фоторезистов, которые могут быть негативными и позитивными. Негативные фоторезисты под действием света полимеризуются и становятся устойчивыми к травителям. В позитивных фоторезистах свет, наоборот, разрушает полимерные цепочки, поэтому засвеченные участки фоторезиста разрушаются травителем. При производстве ППИС слой фоторезиста наносят на поверхность SiО2, а при производстве ГИС – на тонкий слой металла, нанесенный на подложку, или на тонкую металлическую пластину, выполняющую функции съемной маски. Необходимый рисунок элементов ИС получают путем облучения фоторезистасветом через фотошаблон, представляющий собой стеклянную пластину, на одной из сторон которой имеется позитивный или негативный рисунок элементов ИС в масштабе 1:1. При производстве ИС используется несколько фотошаблонов, каждый из которых задает рисунок тех или иных слоев (базовых и эмиттерных областей, контактных выводов и т. д.). После облучения светом неполимеризованные участки фоторезиста удаляются травителем и на поверхности SiО2 (или металлической пленки) образуется фоторезистивная маска, через отверстия в которой осуществляют травление SiО2 (или металлической пленки), в результате чего рисунок фотошаблона оказывается перенесенным на поверхность подложки.

Важным параметром фотолитографии является разрешающая способность, характеризуемая максимальным числом раздельно воспроизводимых параллельных линий в маске в пределах 1 мм. На практике разрешающую способность определяют минимальной шириной линии D. Принципиальным физическим фактором, ограничивающим D, является дифракция света, не позволяющая получить D меньше длины волны (для видимого света l»0,5 мкм). Практически методом фотолитографии можно получить D»1 мкм, Очевидно, что минимальный размер элемента ИС не может быть меньше D.

Рентгеновская литография использует мягкое рентгеновское излучение с длиной волны около 1 нм, что позволяет получить D » 0,1 мкм. Фотошаблон в этом случае представляет собой такую мембрану (около 5 мкм), прозрачную для рентгеновских лучей, на которой методом электронно-лучевой литографии создан рисунок элементов ИС.

Ионно-лучевая литография использует облучение резиста пучком ионов. Чувствительность резиста к ионному облучению во много раз выше, чем к электронному, что позволяет использовать пучки с малыми токами и соответственно малым диаметром (до 0,01 мкм). Система ионно-лучевой литографии технологически совместима с установками ионного легирования.

Эпитаксиально-планарная технология

Сущность этой технологии состоит в выращивании на поверхности кремния р-типа эпитаксиального слоя, создания в нем карманов n-типа и формировании в них вертикальных n–р–n-транзисторных структур. Технологический процесс состоит из следующих основных операций (рис. 1.14):

1

Рис. 1.14

а) на подложке Si р-типа создается слой SiО2, в котором вытравливаются окна для осуществления диффузии доноров, формируется скрытый слой;

б) удаляется слой SiO2 и наращивается эпитаксиальный n-слой;

в) окисляется поверхность, делаются окна в SiO2, через которые вводят акцепторную примесь, в результате чего эпитаксиальный слой «разрезается» на отдельные островки-карманы с проводимостью n-типа;

г) создается новый окисный слой С окном для введения акцепторов, формируется базовая область;

д) опять создается новый слой SiO2 с окнами для диффузии доноров, формируется эмиттер и n+-области для осуществления выводов от коллектора.

На последующих этапах технологического процесса формируются окна для осуществления выводов от эмиттера, базы и коллектора, напыляется сплошная пленка алюминия и методом фотолитографии формируется рисунок внешних проводниковых соединений на поверхности SiO2.

Изопланарная технология

Этот вариант технологии обеспечивает повышение плотности размещения элементов микросхемы. Технологический процесс состоит из следующих операций (рис. 1.15):

2

Рис. 1.15

а) в подложке р-типа формируют скрытый слой n+-типа, наращивают эпитаксиальный n-слои, на поверхности которого создают слой нитрида кремния, а в нем окна;

б) через окна в пленке нитрида кремния осуществляют травление кремния почти до скрытого n+-слоя и ионную имплантацию противоканальных р-областей, а затем проводят длительное низкотемпературное окисление канавок (глубина травления выбирается такой, чтобы после окисления поверхность подложки была бы ровной);

в) удаляется слой нитрида кремния и вместо него на поверхности создается слой диоксида кремния, через окна в котором формируется n–р–n-структура транзистора.

В ИС, изготовленных по изопланарной технологии, достигается самая высокая плотность размещения элементов.

Технология изготовления МДП-структур

Технология изготовления МДП ИС значительно проще технологии изготовления биполярных интегральных схем. Так, число основных технологических операций примерно на 30 % меньше, чем при изготовлении и биполярных ИС.

Наибольший практический интерес представляет изопланарная технология изготовления МДП-структур, особенностью которой является изоляция МДП-структур толстым слоем оксида кремния. Применение этой технологии позволяет совместно формировать на одной подложке как биполярные, так и МДП-структуры. Процесс поэтапного формирования МДП-структуры представлен на рис. 1.16:

а) на поверхности кремниевой подложки
р-типа формируют маску из нитрида кремния, через отверстия в которой внедряют ионы бора, в результате чего формируются противоканальные р+-области;

б) окислением через маску создают разделительные слои диоксида кремния, после чего удаляют слой нитрида кремния, затем ионным легированием бора создают слой с повышенной концентрацией акцепторов, который необходим для снижения порогового напряжения;

в) формируют тонкий подзатворный слой диоксида кремния и наносят на него слой поликремния (затвор);

г) ионным легированием мышьяка формируют n+-области истока и стока;

д) химическим паровым осаждением наносят слой диоксида кремния, формируют в нем окна, напыляют пленку алюминия и методом фотолитографии создают рисунок металлических проводников.

Control questions

1. Что такое микроэлектроника?

2. Что такое гибридные интегральные микросхемы?

3. Что такое полупроводниковые микросхемы?

4. Назвать основные назначения аналоговых и цифровых интегральных микросхем.

5. Какими методами производят изоляцию элементов интегральных микросхем?

6. Какие элементы интегральных микросхем относят к пассивным?

7. Какие элементы интегральных микросхем относят к активным?

8. Почему в интегральных микросхемах в качестве диодов используют транзисторные структуры?

9. Пояснить назначение многоэмиттерных и многоколлекторных транзисторов.

10. Перечислить базовые технологические операции.

11. Дать характеристику основным технологиям изготовления интегральных микросхем.

admin

Leave a Reply

Your email address will not be published. Required fields are marked *