Аналоговая часть прямого QPSK модулятора с большим диапазоном перестройки по частоте

Аналоговое теле- и радиовещание активно вытесняется цифровым. Однако цифровые уст­ройства из-за ограничений по частоте не могут полностью вытеснить аналоговые методы обра­ботки, особенно в диапазоне СВЧ. Одним из наи­более простых и самых распространенных типов цифровой модуляции радиочастотных сигналов является, так называемая, «четырехпозиционная фазовая манипуляция» (QPSK), которая применя­ется в устройствах мобильной и спутниковой свя­зи, спутниковом телевидении и т.д. В статье при­ведено описание разработанного в лаборатории ЧАО «РОКС» прямого QPSK-модулятора. В систе­мах связи цифровая модуляция утвердилась уже давно. Сегодня она становится все более актуаль­ной при передаче цифрового ТВ по каналам спут­никового вещания и радиорелейным линиям. Те из читателей, которые намерены строить свою стан­цию спутниковой связи или радиорелейную линию для передачи сигналов цифрового ТВ (например, предназначенную для связи между двумя опера­торами СКТВ), должны будут решить задачу созда­ния модулятора QPSK.

Рассматриваемый модулятор сконструирован таким образом, чтобы входящие в его состав пла­ты можно было независимо использовать в дру­гих конструкциях. Например, плата DDS может быть частью многих систем, нуждающихся в ис­точнике высококачественного сигнала в диапазо­не до 200 МГц, имеющего очень малый шаг пере­стройки по частоте (менее 1 Гц). Если такой мелкий шаг перестройки не требуется, а достаточ­но иметь сетку частот с шагом 1 МГц, плата соб­ственно модулятора может использоваться без платы DDS. Кроме того, в других разработках мо­жет успешно использоваться комбинированный синтезатор частот. Он может быть основой для многих радиолюбительских измерительных при­боров (ГКЧ, анализаторов спектра и т.д.). Если сиг­нал данного синтезатора с помощью статическо­го делителя частоты разделить по частоте на два, то получим источник сигнала в диапазоне УКВ с ок- тавной полосой перестройки, обладающий высо­кими спектральными характеристиками при очень малом шаге перестройки по частоте. Одним сло­вом, данная разработка может служить подспорь­ем для создания многих, полезных в любительской практике устройств. В статье мы стремились так­же поделиться с читателями некоторыми техноло­гическими секретами, связанными с технологией поверхностного монтажа, а также тонкостями программирования контроллера, управляющего работой комбинированного синтезатора DDS/PLL.

QPSK обычно реализуется путем сложения в аналоговом устройстве двух копий сигнала гетеро­дина, одна из которых является синфазной (I), а другая квадратурной (Q), т.е. сдвинутой относитель­но первой на 90°. Перед их сложением данные сиг­налы модулируются по методу двухпозиционной фазовой манипуляции (т.е. со сдвигом фазы при смене символа на 0 или 180°). Сумма двух модули­рованных радиочастотных компонент I и Q называ­ется символом QPSK. Соответствующая каждому символу точка на созвездии (ансамбле сигналов) занимает одну из четырех фазовых позиций, каж­дая из которых представляет собой набор из двух битов. Поэтому для QPSK теоретически символьная скорость оказывается в два раза ниже битовой.

Сердцем аналоговой части модулятора являет­ся микросхема квадратурного повышающего преоб­разователя, в которой сигнал гетеродина разделя­ется на две части, и один из полученных сигналов сдвигается по фазе на 90°. В состав микросхемы входят также два смесителя, в которых I и Q компо­ненты гетеродина перемножаются с соответствую­щими сигналами основной полосы (base band). На­конец, с помощью входящего в состав микросхемы сумматора эти компоненты складываются, и в ре­зультате образуется полный модулированный сиг­нал. Данную микросхему некорректно называть модулятором, поскольку большая часть соответст­вующих стандарту DVB-S функций модуляции, пред­назначенных для формирования I и Q сигналов base band, реализуются в цифровой части модулятора, а квадратурный повышающий преобразователь толь­ко переносит спектр I и Q компонент base band в ра­диочастотный диапазон и путем их суммирования на радиочастоте окончательно формирует ансамбль сигналов. Разработанные для устройств мобильной связи микросхемы квадратурных повышающих пре­образователей имеют широкий рабочий диапазон частот гетеродина, сохраняя в этом диапазоне ча­стот достаточно высокие модуляционные характе­ристики (точность по амплитуде и фазе). Это позво­ляет строить на их основе прямые цифровые модуляторы с очень широким (больше октавы) ди­апазоном перестройки. Описанию одной из возмож­ных конструкций аналоговой части прямого цифро­вого модулятора посвящена эта статья.

Другой важной проблемой, которую приходит­ся решать при конструировании широкополосного прямого QPSK-модулятора, является проблема создания перестраиваемого в той же полосе час­тот высококачественного гетеродина. В нашей разработке применен гетеродин, выполненный по схеме синтезатора частот. Схема синтезатора ча­стот была гибридной и представляла собой ком­бинацию метода синтеза сетки частот с использо­ванием традиционной петли ФАПЧ (PLL) и метода прямого цифрового синтеза (DDS). Ис­пользуется одна из разновидностей ги­бридной схемы, в ко­торой сигнал, сфор­мированный DDS, служит опорным сигналом для синтезатора PLL. Большое внимание пришлось также уделить раз­работке высококачественного управляемого на­пряжением генератора (VCO), параметры которо­го полностью соответствовали бы задачам данной разработки.

Конструктивно аналоговая часть модулятора QPSK состоит из 4-х связанных между собой плат, а именно:

• Платы квадратурного повышающего преоб­разователя и PLL-синтезатора частот (105×70 мм).
• Платы DDS и источника тактовой частоты (74×50 мм).
• Платы контроллера (64×50 мм).
• Платы стабилизаторов.

Остановимся более подробно на конструкции главных частей прямого модулятора QPSK.

Квадратурный повышающий преобразователь

Квадратурный повышающий преобразователь собран на микросхеме преобразователя частоты с фиксированным усилением типа AD8346 от Analog Devices, которая обеспечивает уровень среднеква­дратичной выходной мощности -5 дБм при разма­хе напряжения 1,2 В на входах I и Q. Точка компрес­сии на 1 дБ по выходу модулятора равна 0 дБм. Уменьшение выходного уровня на 15 дБ относи­тельно этой величины обеспечивает оптимальные параметры спектра для сигнала QPSK, равно как и уровень модулирующих входных сигналов с разма­хом примерно 750 мВ на дифференциальных вхо­дах I/Q, измеренный относительно смещения по постоянному току. Для схем квадратурной модуля­ции, в том числе QPSK, очень важно откорректиро­вать погрешности модулятора, которые непосред­ственно воздействуют на величину ошибки амплитуды вектора (EVM). Радиолюбителям зача­стую недоступны средства измерений, с помощью которых можно настроить параметры квадратурно­го преобразователя. Самый простой путь преодо­ления этой трудности таков: надо сделать простей­шую низкочастотную схему (работающую на частотах в сотни кГц), с помощью которой получен­ный от низкочастотного генератора сигнал разде­лялся бы на два сигнала, сдвинутые точно на 90°. Полезность такой схемы будет тем большей, чем точнее будет полученный с ее помощью фазовый сдвиг. На низких частотах часто удобнее построить фазовращатели со сдвигом на +45 и -45°. Синфаз­ный сигнал подается на смеситель I, а квадратур­ный — на смеситель Q. После подачи на входы квадратурного конвертора полученных таким путем сигналов на его выходе получим спектр, состоящий из несущей и двух боковых компонент, отстоящих от нее на величину частоты низкочастотного гене­ратора, а именно LO+BB и LO-BB, где LO — часто­та несущей, а ВВ — частота низкочастотного гене­ратора. Эта схема аналогична схеме смесителя с фазовым подавлением зеркальной частоты. При настройке следует добиваться как можно более сильного подавления одной из боковых частот по отношению к другой.

Рассогласование по амплитуде и фазе между I и Q сигналами, а также неточный сдвиг фазы на 90° между квадратурными составляющими сигна­ла гетеродина (LO) в квадратурном смесителе I/Q приводят к нежелательному появлению, напри­мер, верхней зеркальной частоты LO+BB в случае, если желаемый сигнал будет на частоте LO-BB. Если входящие в состав цифровой части модуля­тора ЦАП предназначены для формирования сложных выходных сигналов, то хорошее подавле­ние зеркальных частот ЦАП на входе модулятора будет особенно важно, так как эти помехи попада­ют в рабочий канал.

Структурная схема радиочастотной части мо­дулятора показана рис.1.

Неточность позиции по фазе невозможно ком­пенсировать простыми средствами, но согласова­ние по амплитуде может быть достигнуто относи­тельно легко за счет независимой регулировки усиления на выходах ЦАП и точной установки на­пряжений смещения по входам I и Q. Предназна­ченные для использования совместно с описыва­емым здесь устройством схемы ЦАП обязательно должны выполнять функцию калибровки усиления, которая предполагает изменение выходных токов I и Q каналов на 20 дБ при высоком разрешении по току (±4%). Подавление зеркальной частоты не менее чем на 50 дБн должно гарантировать хоро­шее значение ошибки амплитуды вектора (EVM), так что регулирование усиления на выходах ЦАП в указанных пределах поможет с запасом обеспе­чить все требования стандартов. Мы в своей раз­работке ориентируемся на требования стандарта DVB-S. Полученный на выходе квадратурного мо­дулятора уровень сигнала чаще всего недостато­чен для обеспечения нормальной работы следую­щих за ним устройств (обычно это мощные повышающие преобразователи — BUC), тем более что в большинстве применений требуется регули­ровка этого уровня. Поэтому необходимо создать запас усиления для возможности регулировки. Для регулировки усиления мы использовали ми­кросхему плавного управляемого напряжением ат­тенюатора AT-108 от МАСОМ. Усиление сигнала производится двумя микросхемами каскадируе­мых широкополосных усилителей SGA-0486 и GALI-6 от MiniCircuits. В превышающей октаву по­лосе частот эти усилители имеют заметный спад

усиления на верхних частотах. Для его компенса­ции перед двухкаскадным усилителем установле­на пассивная компенсирующая схема, которая вносит потери на нижних частотах диапазона и не вносит на верхних. При точной настройке этой схе­мы можно ликвидировать зависимость выходно­го уровня от частоты. Он будет зависеть только от величины ослабления, вносимого переменным аттенюатором. Альтернативой этому может быть применение на выходе устройства схемы АРМ, но это увеличивает время переключения схемы на другую частоту и не всегда соответствует особен­ностям применения модулятора.

Краткое описание цифровой части модулятора

Хотя разработка цифровой части модулятора в данной статье подробно не отражена, краткое опи­сание одного из ее вариантов поможет понять ра­боту модулятора в целом и подходы к конструиро­ванию аналоговой части. На рис.2 показана структурная схема одного из возможных вариантов цифровой части. Он предназначен для работы с асинхронным транспортным потоком данных, пере­даваемых по стандартной восьмиразрядной шине параллельного интерфейса, что делает модулятор более универсальным при работе с различными ко­дерами и способным адаптироваться под любой из последовательных интерфейсов. Блоки, располо­женные на рис.2 в двух верхних рядах, осуществля­ют операции над байтами, а блоки, расположенные в нижнем ряду, — над битами. Источником сигнала является либо, например, кодер MPEG-2, либо вну­тренний испытательный источник данных. Переклю­чение с одного источника на другой производится с помощью джампера. Внутренний источник данных неоценим при совместной настройке цифровой и аналоговой частей модулятора. Параметры, харак­теризующие работу модулятора в целом, могут быть измерены с помощью специализированного анали­затора спектра. Мы рекомендуем использовать для этой цели анализатор спектра типа Н-45 Compact от испанской фирмы Televes, который предназначен для проведения комплексных измерений и анализа параметров высокочастотных телевизионных анало­говых и цифровых сигналов в диапазоне частот от 5 МГц до 3,3 ГГц, в том числе в режиме изменения спектральных характеристик, регистрации импульс­ных и одиночных сигналов, измерения оптической аттенюации и параметров качества ВЧ сигналов, передаваемых по волоконно-оптической линии. Спектроанализаторы данного типа находят приме­нение в качестве многофункционального професси­онального инструмента для измерения параметров и анализа спектра сигналов в диапазоне частот от 5 МГц до 3,3 ГГц при монтаже и настройке антенных систем спутникового и эфирного диапазонов, при настройке аналоговых и цифровых головных станций и сетей распределения телевизионного сигнала, а также для анализа параметров оптического сигна­ла и модулирующих его ВЧ сигналов, передаваемых по ВОЛС. Спектроанализатор позволяет анализиро­вать сигналы, модулированные в цифровых форма­тах DVB-T, DVB—C, DVB-S, DVB-S2, DVB-T2 и анало­говых форматах.

Он имеет три режима работы: измерения, теле­визионный и комбо, который позволяет одновремен­но производить измерения параметров сигнала в режиме реального времени и просматривать на мониторе изображение выбранного ка­нала с максимальным разре­шением FULL HD 1080р. В за­висимости от модификации позволяет просматривать ко­дированные изображения в форматах MPEG2, MPEG4, при установленном модуле САМ и сигналы с ана­логовой модуляцией. Оптический вход прибора позволяет производить измерение уровня подава­емых на него оптических сигналов, а также всех па­раметров ВЧ сигналов, модулирующих оптику, позволяет выводить отчеты в различных файловых форматах и сохранять графики анализируемого сигнала с возможностью их последующего про­смотра. С помощью этого прибора можно будет из­мерить основные параметры, характеризующие качество работы прямого QPSK модулятора, такие как отношение несущая/шум (C/N), коэффициен­ты пакетных (PER), битовых (BER) ошибок и оши­бок модуляции — MER.

Рассмотрим основные узлы цифровой части модулятора с точки зрения выполняемых ими функций. Блок кадровой синхронизации извлека­ет сигнал кадровой синхронизации из транспорт­ного потока с целью синхронизации остальных блоков модема. Генератор Псевдослучайной По­следовательности Байтов (PRBS) скремблирует поток данных с помощью псевдослучайного сигна­ла, гарантируя минимальное количество переклю­чений в сигнале, которое потребуется для синхро­низации по битам в демодуляторе.

В качестве кодера прямого исправления ошибок используется кодер Рида-Соломона RS(255,239,8), укороченный до RS (204,188.8). Перемежитель (Interleaver) реорганизует поток данных. Его глав­ное назначение состоит в перераспределении пакетных ошибок по многим кодовым словам, ко­торые представляют собой блоки Рида-Соломона длиной по 204 байта. Он обрабатывает входящий блок, состоящий из 188 байтов (пакет транспорт­ного потока MPEG-2), и добавляет 16 избыточных байтов, которые помогают приемнику исправ­лять пакетные ошибки передачи.

Блок параллельно-последовательного преобра­зователя преобразовывает поток байтов в поток бит, который затем поступает на сверточный кодер (кодер Витерби). Сверточный кодер производит по два бита на каждый входной бит. Для того чтобы ис­ключить некоторые из произведенных избыточных битов, используется пунктурирование. Выбирае­мое с помощью джамперов кодовое отношение (отношение количества добавленных битов к обще­му количеству битов информации) может состав­лять 1/2, 2/3, 3/4, 5/6 или 7/8. За счет вариации ко­дового отношения изменяется как скорость передачи данных, так и степень устойчивости к ошибкам.

Затем формирователь ансамбля сигналов QPSK (mapper) из данных, поступающих на него с блока пунктурирования, производит сигнал QPSK и на­правляет его на два умножающих на 4 интерполи­рующих фильтра, реализующих характеристику ти­па «корень квадратный из приподнятого косинуса», которые необходимы для предотвращения меж­символьной интерференции при прохождении ци­фрового сигнала по радиоканалу с ограниченной полосой пропускания.

Процессор основной полосы построен на ми- KpocxeMeXilinxSpartan2XC2S200. Мы использова­ли плату для ПЛИС B3-SPARTAN2 + от Burch Electronic Design. Устройство используется при­мерно на 10% и при этом достигает тактовой ча­стоты более 80 МГц. При этой тактовой частоте до­стигается символьная скорость до 20 Мсимв/с.

Поскольку указанная структура модулятора и его параметры строго соответствуют стандарту DVB-S, сформированный данным модулятором сигнал может быть принят с помощью стандартно­го тюнера спутникового цифрового ТВ. Это позво­лит создать на базе этих двух устройств радиоли­нию в СВЧ диапазоне. При этом скорость передачи данных, при которой достигается высо­кокачественная передача цифрового телевидения, составляет 4,5 Мбит/с.

Аналоговая часть модулятора может работать также с низкоскоростными синхронными сигнала­ми. Благодаря высокой стабильности частоты и низкой спектральной плотности мощности фазо­вого шума, данный модулятор может обрабаты­вать самые низкоскоростные потоки плезиохронной иерархии (Т1 или Е1).

Гетеродин, требования

Поскольку в передатчике используется модуля­ция на нулевой промежуточной частоте (метод

прямой модуляции несущей), частота гетеродина равна центральной частоте радиоканала, самой подходящей для генерации сигнала гетеродина будет схема на основе петли ФАПЧ (PLL), которая за счет перестройки по частоте позволит сформи­ровать нужную сетку частот с мелким шагом. Именно совокупность таких параметров, как фа­зовый шум на рабочей частоте, шаг перестройки частоты и время переключения частоты приводит к выбору архитектуры гетеродина в виде синтеза­тора частот.

Стандарт DVB-S не выдвигает очень высоких требований кточности квадратурного модулятора, но стандарт все же требует, чтобы при смешивании I и Q составляющих гетеродина с соответствующи­ми сигналами основной полосы (base band) пере­датчик обеспечивал малую ошибку амплитуды вектора — EVM в своем выходном сигнале. Особен­но жесткими становятся эти требования в тех слу­чаях, когда сигналы base band являются узкополос­ными, т.е. символьная скорость данных является относительно низкой. Поэтому стабильность час­тоты гетеродина должна быть высокой, а его фа­зовый шум — низким. Для сигналов с модуляцией QPSK среднеквадратичное значение EVM на выхо­де модулятора должно быть равно 2,7%. Поэтому такие параметры, как полоса пропускания петли ФАПЧ и интегральная фазовая ошибка, являются определяющими для проекта ФАПЧ. В качестве критерия для выбора типа схемы и определения особенностей проектирования синтезатора для ге­теродина в данном проекте использовалось сред­неквадратичное значение полной фазовой ошиб­ки. Типичное значение среднеквадратичной ошибки по фазе, вызванной фазовым шумом, для таких синтезаторов может быть меньше или равно 0,5°, что удовлетворительно для большинства при­менений. В этой конкретной системе схема ФАПЧ должна быть разработана с полосой пропускания в режиме замкнутой петли приблизительно 2,5 кГц. Задача проектирования быстрой широкополосной петли ФАПЧ в данном проекте не ставится.

Универсальный гибридный синтезатор

для УВЧ/СВЧ проектов

В основу проекта положен гетеродин с хорошей стабильностью частоты и спектральной чистотой. Синтезатор, который будет представлен здесь, обеспечивает непрерывную перестройку в поло­се от 0,95 до 2,15 ГГц с разрешением при перест­ройке частот меньше 1 Гц и очень хорошими па­раметрами по фазовому шуму вблизи несущей. Он не требует никакого экзотического оборудования для своей настройки — правильно собранный он сразу будет работать. Его главное достоинство со­стоит в том, что он построен из доступных стан­дартных компонентов от Mini-Circuit, Digi-Key и Analog Devices, а его стоимость менее чем 200 дол.

Учитывая современные тенденции проектирования синтезаторов, многие из авторов при про­ектировании выбирают гибридную топологию PLL/DDS, в которой успешно соединяются досто­инства двух технологий: метода прямого цифро­вого синтеза частот (DDS) и традиционной техно­логии синтеза на основе петли фазовой автоподстройки частоты (PLL). До того, как такой гибридный метод стал реализуемым на практи­ке, частотный синтез по технологии PLL был со­пряжен с невыгодными соотношениями между размером шага перестройки по частоте, уровня­ми присутствующих в выходном спектре паразит­ных продуктов и общей сложностью схемы син­тезатора. В большинстве решений гибридных синтезаторов микросхема DDS вырабатывает стабильный, чистый и прецизионно перестраива­емый опорный сигнал для обычного синтезатора с PLL. Выходной сигнал гибридного синтезатора перестраивается с мелким шагом благодаря то­му, что в качестве опорного сигнала для PLL ис­пользуется сигнал DDS. Таким образом, гибрид­ный синтезатор перекрывает диапазон частот, который типичен для синтезатора с PLL, а пере­стройка по частоте с мелким шагом достигается за счет использования DDS в качестве источни­ка опорного сигнала для PLL. Доступные на сего­дня DDS еще не могут работать в диапазонах УВЧ/СВЧ для того, чтобы стать полной заменой для технологии PLL. Поэтому на данном этапе технология DDS применяется для того, чтобы по­строить синтезатор с PLL, имеющий высокую точ­ность перестройки по частоте, конкурентоспо­собную спектральную чистоту и низкую общую сложность.

Итоги: Гибридный синтезатор использует DDS как источник устойчивой, чистой и точно настраи­ваемой опоры для обычного синтезатора с PLL. Благодаря полученному от DDS опорному сигна­лу, выходной сигнал гибридного синтезатора при­обретает высокую точность настройки по частоте и высокую стабильность частоты, обеспечивая ди­апазон перекрытия по частоте, типичный для син­тезаторов с PLL.

Управление перестройкой по частоте обеспе­чивается через параллельный порт PC или с по­мощью микроконтроллера Atmel. Синтезатор мо­жет использоваться в качестве автономного стабильного источника частот УКВ/УВЧ/СВЧ, а в тех случаях, когда нужно достигнуть исключитель­ных шумовых параметров в высокочастотных при­менениях с внешним дополнительным делителем частоты.

Сердце синтезатора — микросхема DDS тира AD9852 (AD9854) от Analog Devices. AD9852 ис­пользуется для того, чтобы сформировать преци­зионно перестраиваемый опорный сигнал для син­тезатора с PLL, имеющий частоту около 10,7 МГц. При меньшей стоимости он имеет лучшие пара­метры, чем более популярный 10-разрядный AD9850. 12-разрядный AD9852 тактируется час­тотой, генерируемой либо кварцевым генерато­ром на 10 МГц, либо внешним источником с час­тотой 10 МГц, при использовании встроенного умножителя тактовой частоты, который позволя­ет получить внутренние тактовые частоты, нахо­дящиеся в интервале от 80 до 120 МГц. После про­хождения через кварцевый фильтр, служащий для подавления любых широкополосных помех, сиг­нал от DDS усиливается и преобразуется в прямо­угольную форму с помощью компаратора LT1016 от Linear Technologies. Отфильтрованный и согла­сованный по уровню опорный сигнал для PLL, сформированный компаратором, вместе со срав­ниваемым с ним сигналом, который с помощью резистивного делителя ответвляется от VCO мо­жет быть подан на любую из микросхем програм­мируемых синтезаторов PLL, например, относя­щуюся к семейству LMX2306/16/26 от National Semiconductor или семейству ADF4110/11 /12/13 от Analog Devices. Эти микросхемы PLL-синтеза- торов широко распространены, поскольку ис­пользуются в устройствах радио- и сотовой свя­зи. Их низкие цены, простота использования и доступность в небольших количествах делают их привлекательными для использования в любых любительских радиотехнических устройствах, ох­ватывающих частоты от нижней части диапазона УКВ до частот выше диапазона 2,4 ГГц.

Генерация выходного сигнала синтезатора мо­жет быть осуществлена с помощью коммерческо­го генератора с варакторной перестройкой управ­ляемого напряжением (VCO). В настоящее время такие производители, как Mini-Circuits и Synergy Microwave, предлагают разнообразные модули VCO, предназначенные для установки в обычные печатные платы, которые обладают различными диапазонами перестройки, уровнями выходной мощности, параметрами по гармоническим иска­жениям и шумам и имеют различные напряжения питания. В проекте синтезатора, описанном здесь, можно было бы использовать модуль VCO ROS-2150VW от Mini-Circuits, который обеспечи­вает внушительный диапазон перестройки 970…2150 МГц при цене приблизительно 30 дол. К сожалению, несмотря на то, что этот VCO име­ет довольно высокую стоимость, он практически недоступен у нас. Поэтому в данной разработке авторы использовали обладающий примерно та­кими же параметрами VCO, но реализованный на дискретных компонентах.

Общие параметры петли, такие как граница ус­тойчивости по фазе, ширина полосы и время за­хвата, определяются активным петлевым фильт­ром третьего порядка на малошумящем операционном усилителе (ОУ) ОРА27 от Texas Instruments. ОУ не только фильтрует цифровой сиг­нал, поступающий от чипа синтезатора PLL, но и усиливает управляющее напряжение до уровня 0,5…25 В, который необходим для реализации максимального диапазона перестройки VCO. Ус­тановленная за VCO микросхема усилителя MGA81563 от Agilent обеспечивает усиление при­близительно на 16 дБ. От VCO через резистивный делитель сигнал поступает на выходной разъем с уровнем в середине полосы приблизительно +10 дБм и с меньшим, чем на ±2 дБ изменением уровня при перестройке частоты в пределах от 1000 до 1800 МГц.

Параметры синтезатора частот

Решающий параметр для любого синтезатора частот с PLL — это спектральная чистота его выход­ного сигнала. Фазовый шум, известный, как «джит­тер», вызван случайными кратковременными экс­курсами фазы несущей, и может быть следствием множества причин. Амплитудный шум — другой ас­пект комплексных шумовых параметров, наблюда­емых с помощью измерительного приемника или анализатора спектра, но он является обычно ме­нее значащим по сравнению с джиттером фа­зы/частоты. Несущественным в нашем примене­нии амплитудный шум является потому, что сигнал гетеродина, в конечном счете, подается на входы смесителей, которые по отношению к сигналу ге­теродина ведут себя как ограничители, ликвиди­рующие флуктуации амплитуды. Наконец, в дополнение к композитному АМ/РМ шуму, выходной сигнал синтезатора может также содержать дис­кретные паразитные продукты, которые проявля­ются как боковые спектральные составляющие или с одной, или с обеих сторон от несущей.

По сравнению с простым каскадом LC-генератора, для VCO, работающего в составе петли PLL, факторы, которые могут способствовать возник­новению шумов и помех в выходном сигнале, яв­ляются слишком многочисленными, чтобы можно было учесть их все. Самое плохое — это то, что не­возможно охарактеризовать конкретный синтеза­тор одним единственным параметром «спект­ральной чистоты», который позволил бы прямо сравнить его с конкурентами. Влияние шумов и по­мех носит двойственный характер, поэтому оце­нить их вклад в общие параметры синтезатора до­вольно сложно. Мы должны принять во внимание и их амплитуду относительно сигнала несущей и величину отстройки от частоты несущей, для ко­торой был измерен рассматриваемый эффект. J1 юбой синтезатор должен быть тщательно разра­ботан с целью минимизации шумов и помех при таких отстройках от несущей, при которых эти шу­мы и помехи потенциально могут ухудшить пара­метры передатчика или приемника, в котором дан­ный синтезатор используется.

Детальное обсуждение причин появления шу­мов и средств борьбы с ними выходит за рамки данной статьи. Короче говоря, наш анализ шумов PLL и паразитных продуктов в спектре сигнала будет ограничен учетом шумов опорного генерато­ра, шумов VCO и эффекта умножения в петле. Очень важен правильный расчет петлевого филь­тра, поскольку ширина полосы петли должна со­ответствовать параметрам VCO. Также важно учесть воздействие внешних по отношению к пет­ле источников шумов и помех, таких как шумы ис­точника электропитания и эффекты интермодуля­ции, наблюдаемой между различными частями схемы.

Эффект умножения в петле и связанные с опорным сигналом шумы и помехи

Любая замкнутая петля фазовой автоподстрой­ки частоты в пределах своей полосы усиливает амп­литуду фазового шума источника опорной частоты на 20 lg (N) дБ, где N — общий коэффициент умно­жения частоты петлей. Любые дискретные паразит­ные продукты в спектре опорного сигнала, находя­щиеся в пределах ширины полосы петли, будут также усилены на эту величину. Отметим, что при этом отстройка частоты этих паразитных продуктов от выходной несущей останется той же самой, что и их отстройка от частоты опорного сигнала.

Рассмотрим синтезатор с выходной частотой 1 ГГц и шириной полосы петли 3 кГц, опорная ча­стота которого составляет 1 МГц, и который имеет дискретные боковые полосы с частотами в ±1 кГц и с уровнем -80 дБн. В этом случае N = 1000, а 20 Lg (N) равно 60 дБ. В выходном спектре синтезатор продемонстрирует боковые полосы с отстройкой ±1 кГц и с уровнем -20 дБн, которые, скорее всего, не будут приемлемыми для многих практических применений. Поэтому для работающей в микроволновом диапазоне PLL, которая имеет высокий коэффициент N, важно использовать высококачественный ис­точник опорного сигнала или, если это затрудни­тельно, то при наличии высококачественного VCO нужно использовать петлю с очень узкой по­лосой. Параметры по фазовому шуму у DDS очень высокие. Они определяются или шумом его собственного опорного генератора (как пра­вило, это высококачественный кварцевый гене­ратор), или ограничениями по уровню шумово­го окна, характерными для конкретного технологического процесса изготовления микро­схемы DDS (как правило-140 дБн/Гц для техно­логии ECL и -150 дБн/Гц или лучше для совре­менных CMOS микросхем, таких, как AD9852). Однако, в то время как его параметры по фазо­вому шуму удовлетворяют большинству приме­нений, в выходном сигнале DDS в боковой поло­се неизбежно присутствуют дискретные паразитные компоненты из-за дискретности фа­зы и погрешности выбора времени в справочной таблице для ЦАП. Они часто достаточно заметны для того, чтобы сделать невозможным использо­вание автономного DDS в качестве первого гетеродина в высококачественном коротковолновом приемнике. Дискретные паразитные составляю­щие спектра в опорном сигнале DDS могут по­явиться в выходном сигнале синтезатора при значительных отстройках от несущей, медленно спадая за пределами ширины полосы петли, и будут усилены на 20lg (N) дБ в пределах полосы петли (см. пояснения выше).

В действительности уязвимость нашей петли для паразитных компонентов, присутствующих в опорном сигнале, больше, чем можно было бы ожидать. Чипы PLL и от National Semiconductor (LMX2326), и от Analog Devices (ADF4112) демон­стрируют явную тенденцию реагирования на по­мехи в опорном сигнале в интервалах отстроек, соответствующих их внутренней частоте сравне­ния от DC до 100 МГц и вне нее.

Рассмотрим петлю с частотой сравнения 1 МГц, которая получается путем программирова­ния модуля делителя опорного сигнала (R) в чипе PLL, равного 10-ти, при частоте произведенного DDS сигнала 10 МГц. Как и ожидалось, паразитные компоненты DDS, располагающиеся близко к опорному сигналу 10 МГц, появляются в выходном сигнале синтезатора, как было отмечено выше. Кроме того, любые паразитные компоненты DDS, появляющиеся около интервалов в 1 МГц по обе стороны от опорной частоты 10 МГц, появятся в выходном сигнале точно так, как будто они были произведены около 10 МГц. Например, помеха с частотой 7,001 МГц вызовет появление в выходном сигнале синтезатора паразитных спектральных компонентов с отстройкой ±1 кГц от несущей. Этот эффект был отмечен на оценочной плате для ми­кросхемы National также, как и на нашем опытном образце синтезатора на основе микросхемы ADF4112. Ясно, что только фильтра нижних частот, фильтрующего опорный сигнал DDS, будет недо­статочно — мы должны использовать полосно-про- пускающий фильтр для того, чтобы подавить по возможности все помехи, распределенные по всему RF спектру.

В нашем синтезаторе задача подавления по­мех от DDS решается с помощью строго ограни­чивающего полосу опорного сигнала для петли PLL недорогого монолитного 4-резонаторного кварцевого фильтра. При использовании такого фильтра с шириной полосы 15 кГц, ряд автомати­зированных измерений, проведенных на случай­но выбранных частотах, располагающихся в ин­тервале между 1000 и 1800 МГц, не выявил заметных паразитных компонентов на какой-ли­бо из частот. Без фильтра общие параметры спе­ктра синтезатора были намного хуже. В этом слу­чае почти для каждой случайно выбранной частоты была отмечена, по крайней мере, одна значимая паразитная компонента.

Петлевой Фильтр и VCO

Петлевой фильтр для PLL должен максимально снизить уровень высокочастотных составляющих в сигнале ошибки петли ФАПЧ (PLL) для того, что­бы они не могли модулировать выходной сигнал VCO. Практически частота среза петлевого филь­тра обычно устанавливается в пределах от 2 до 5% опорной частоты, чтобы получить соответствую­щее ослабление появляющихся на выходе фазо­вого детектора боковых полос частоты сравнения. В нашей схеме частота сравнения составляет приблизительно 900 кГц. Поэтому эта проблема может быть проигнорирована. Следовательно, целью проектирования петлевого фильтра будет получение наилучших системных параметров по фазовому шуму, которые базируются на собствен­ных шумовых параметрах VCO.

При меньших, чем полоса петлевого фильтра PLL, отстройках от генерируемой VCO несущей шум, вносимый самим VCO, уменьшается за счет действия PLL. При отстройках, которые значитель­но больше, чем ширина полосы петли PLL, основ­ным источником шума становится непосредствен­но VCO. В пределах полосы петли, шумовые параметры определяются источником опорного сигнала PLL, фазовым детектором и, возможно, уровнем широкополосного шума делителей часто­ты. Даже самый шумящий VCO может быть очищен действием PLL в пределах ее полосы, но при слиш­ком больших полосах петли она будет вносить уже свой вклад в увеличение шумов относительно шу­мов высококачественного VCO. Как описано в тех­нических спецификациях Analog Devices для ADF4110/11/12/13, внутриполосное шумовое ок­но типичного недорогого фазочастотного детекто­ра с учетом эффекта умножения петлей ограничи­вается значениями от -85 до -90 дБн/Гц. Требования по фазовому шуму для VCO хороше­го качества при отстройках, больших, чем 10 кГц от несущей, будут лучше, чем эти значения, со­ставляя приблизительно -95…-110 дБн/Гц. Следовательно, имеет смысл выбирать ширину поло­сы петли более узкой, чем ширина полосы, опре­деляемая теми значениями частот отстройки от несущей, которые соответствуют пересечению спектральной линией свободного VCO линии соб­ственных шумов PLL.

Более узкая полоса петли, помимо возможно­сти использования в петлевом фильтре компонен­тов больших размеров, позволяет большей части шумов VCO оставаться в выходном сигнале. За счет узкой полосы петли также увеличивается вре­мя захвата петли. Последний момент может стать проблемой в тех случаях, когда требуется быстрая перестройка, в частности в таких применениях, как свип-генераторы или анализаторы спектра. На­оборот, чрезмерно широкая полоса петли приво­дит к тому, что PLL начинает вносить шум в выход­ной сигнал, ухудшая шумовой профиль VCO, вместо того, чтобы улучшить его.

Для нашего VCO полосы петли, находящиеся в пределах 1,5…2,5 кГц представляют наилучший компромисс между размерами компонентов, вре­менем захвата и шумовыми параметрами. Неко­торые типичные композитные шумы соответству­ют характеристикам, показанным на рис.3. На этом рисунке линии соответствует профилю ком­позитных шумов синтезатора при полосе петлево­го фильтра 1500 Гц, 2500 Гц и 3500 Гц. Для срав­нения приведена спектральная линия первого «етеродина связного приемника ICOM R-7000.

Как показывает проект Icom, несколько генера­торов с узкими диапазонами перестройки показы­вают себя лучше, чем образцы с октавной полосой перестройки, такие как, например, ROS-2150VW или предлагаемый нами генератор, если предпо­ложить, что базовая технология схемы резонато­ра остается той же самой. Однако микросборки Mini-Circuits показывают себя на удивление хоро­шо по сравнению с VCO на дискретных элементах, такими, как IC-R7000. Благодаря высоким параме­трам активных элементов и хорошей добротнос­ти резонансной системы на МПЛ, так же хорошо показал себя и предложенный нами генератор. Противоречащие друг другу требования одно­временного достижения широкой полосы перест­ройки и хороших параметров по фазовому шуму порождают постоянную проблему, связанную с не­обходимостью получения большого диапазона напряжений в схеме управления и высокой нагруженной добротности перестраиваемой резонанс­ной схемы. В нашей разработке используется, так называемая, схема Пирса, которая предполагает наличие внешней цепи положительной обратной связи для активного элемента, в нашем случае транзистора.

Генератор при малых размерах обладает сово­купностью параметров, таких, как низкие шумы, широкий диапазон перестройки по частоте, низ­кий уровень гармоник, относительно невысокие требования к точности изготовления и низкую сто­имость, которая делает эту схему привлекательнои для многих конструкторов. Основная идея — использование перестраиваемого варакторами микрополоскового полосно-пропускающего филь­тра как элемента положительной обратной связи для усилителя. Схема генератора показана на рис.4, а его параметры перестройки — на рис.5.

Использование транзистора BFP520 от Infineon позволяет получить высокие радиочастотные пара­метры. Величина малосигнального коэффициента усиления 20 дБ на частоте 1,8 ГГц и граничная ча­стота 45 ГГц вместе с низким коэффициентом шу­ма делают этот транзистор идеальным для приве­денной схемы генератора. Для стабилизации режима транзистора используется параметричес­кая обратная связь по напряжению с помощью ре­зисторов R2 и R4. Варактор BB857 (также от Infineon) имеет диапазон перестройки емкости от 0,55 пФ при напряжении 28 В до 6,5 пФ при на­пряжении 1 В. Последовательное сопротивление варактора равно 2 Ом, последовательная индук­тивность 0,5 нГн. Управляющее напряжение пода­ется на варакторы через резисторы R1, R3 и R5. Эти резисторы должны иметь, по возможности, наименьшую величину, поскольку потери в резо­нансной системе будут не так заметны, как вклад этих резисторов в шумы. Выход генератора со­единяется с другими элементами PLL через резистор R6 220 Ом, который снижает влияние нагруз­ки на работу генератора. За этим резистором должен следовать усилитель, поскольку от гене­ратора требуется выходной уровень около 0 дБм. Усилитель также позволит дополнительно увели­чить изоляцию генератора от нагрузки. Микрополосковые элементы фильтра выполнены по техно­логии печатного монтажа на подложке из стеклотекстолита FR4 толщиной 1 мм и диэлект­рической постоянной около 4,6. Обратная сторо­на платы (или соответствующего слоя) представ­ляет собой сплошной экран. Номинальное напряжение питания схемы +5 В, а потребляемый ею ток равен 40 мА.

Уровень второй гармоники составляет 20 дьн, а уровень третьей гармоники — 30 дБн во всем ди­апазоне перестройки. Фазовые шумы измерялись для трех случаев:

а) с варакторами ВВ857;

б) с обладающими высоким Q (Q=400) варакто­рами MA4ST250-1141 (МАСОМ);

в) с постоянной величины керамическими кон­денсаторами вместо варакторов.

В табл.1 приведена зависимость выходной мощности генератора с усилителем MGA81563, который установлен за ним, а результаты измере­ний с помощью анализатора спектра — в табл.2.

Таблица 1

Частота (МГц)	Выходная мощность (дБм)
600	-2
1000	8
1300	9
1500	10
1900	8
2200	10

Для того чтобы получить указанные в табл.1 и табл.2 параметры, необходимо как можно точнее выполнить геометрию фильтра на МПЛ в цепи об­ратной связи генератора. Поэтому на рис.6 пока­зана топология печатной платы макета генератора.

Таблица 2

Конфигурация	Отстройка на 10 кГц(дБн) Частота = 1 ГГц	Отстройка на 10 кГц (дБн) Частота = 1,5 ГГц	Отстройка на 10 кГц (дБн) Частота = 2 ГГц
а)	.-78	-83	-85
6)	-85	-90	-93
в)	-90	-95	-97

Генератор выполнен на плате из стеклотексто­лита FR4 толщиной 1 мм размерами 32×32 мм.

Для получения хорошего заземления необходи­мо в требующих заземления точках просверлить несколько отверстий ди­аметром 0,5 мм, которые должны быть в процессе изгтовления платы ме­таллизированы. Все пас­сивные элементы на пла­те имеют стандартные размеры 0603. Транзис­тор должен быть в корпу­се SOT343, варакторы — SCD-80. Кроме несомнен­ных достоинств, у данного генератора имеется один существенный недостаток — он не запускает­ся при подаче на него управляющего напряжения менее +1 В. Эта особенность влияет на работу син­тезатора. О том, как преодолеть ее последствия без ухудшения параметров синтезатора, речь пойдет ниже.

Шумы фазового детектора, частота сравнения и эффекты интермодуляции

Кроме описанного выше влияния коэффициен­та умножения на фазовый шум петли, шум, вно­симый фазовым детектором, увеличивается при увеличении частоты сравнения. Частота сравне­ния — это частота, на которой работает сам фа­зовый детектор, получаемая в результате любо­го предварительного деления частоты прескалером и деления самим синтезатором. Кроме того, в рамках нашего проекта, чем выше

будет выбрана ча­стота сравнения, тем более высоко­частотным должен быть DDS, а филь­трация на выходе DDS при использо­вании стандартных компонентов становится потенциально более трудной. Используя недорогой кварцевый фильтр FM на частоту 10,7 МГц с шириной полосы 15 кГц, мы установили, что опорная частота PLL чуть меньше 1 МГц (10,7 МГц, деленные на 11), дала наилучшее соотношение между шумами фазово­го детектора и шириной полосы DDS.

Другой потенциальный источник дискретных паразитных продуктов в выходном сигнале синте­затора — взаимные наводки между DDS и другими микросхемами, входящими в состав PLL.

Принципиальная схема платы DDS и источни­ка тактовой частоты показана на рис.7, а внешний вид этой платы — на фото 1.

Микросхема DDS типа AD9852 является уст­ройством, выходные сигналы которого имеют заметную мощность и способно излучать и наво­дить радиочастотные сигналы большой амплиту­ды на близко расположенные проводники печат­ной платы. Без надежного механического экранирования компонентов PLL, например, пу­тем помещения их в отдельные отсеки, защища­ющие от внешних RF-излучений, возникает опас­ность получения на выходе PLL помех на частотах близких к кратным (1/2, или 1/3) для основной так­товой частоты чипа DDS. Если, например, в DDS используется тактовая частота 100 МГц, то пара­зитные продукты могут наблюдаться по обе сто­роны от выходного сигнала синтезатора при на­стройке на 1033 и 1050 МГц, равно как и множество других продуктов, получаемых путем умножения частот 33 и 50 МГц. Если одна из этих помех окажется на частоте, полученной путем многократного умножения частоты, которая крат­на тактовой частоте, то точно такая же помеха по­явится при той же самой отстройке, но с другой стороны выходного сигнала. Как и другие полу­ченные из опорного сигнала помехи, эти помехи начинают уменьшаться по амплитуде, как только их отстройка от выходной частоты превышает по­лосу петли PLL.

На некоторых из этих проблематичных выход­ных частотах эффект перекрестной связи может быть достаточно сильным для того, чтобы дестабилизировать петлю и вызвать колебания в ней. В решении, которое мы реализовали, ис­пользуются возможности встроенного умножи­теля тактовой частоты микросхемы AD9852. Вместо того, чтобы хронировать DDS постоян­ной частотой 100 МГц, мы подводим к входу так­товой частоты DDS опорный сигнал с частотой 10 МГц и используем его собственный умножи­тель тактовой частоты для того, чтобы выбрать одну из пяти возможных тактовых частот, нахо­дящихся в интервале от 80 до 120 МГц, так что­бы расстояние между любой гармоникой f_DDSCIk/3 или f_DDSCIk/3 з и выходной частотой DDS было максимальным. Этот метод позволяет сохранить расстояние до самой близкой фракционной гармоники тактового сигнала равным более чем 1,5 МГц от несущей при любой заданной часто­те, устраняя проблему полностью, за исключе­нием остаточной наводки гармоники тактовой частоты на трассу прохождения сигнала, связы­вающую вход (выв. 69) и выход (выв. 48) DD1 (рис.7). Даже без какого-либо дополнительно­го экранирования на плате, подавление помех обычно не хуже, чем 80 дБн.

Хотя такой подход уменьшает опасность появ­ления помех, вызванных интермодуляцией, он реально приводит к увеличению сложности про­граммы. Дополнительные вычисления сильно не обременят PC или высокоэффективный контрол­лер Atmel AVR, но они могут вызвать трудности, ес­ли для управления устройством используется ме­нее производительный микроконтроллер.

Внешний вид платы квадратурного преобразователя и синтеза­тора PLL с установленными на ней экранирующи­ми перегородками при снятой крышка снятой крышке — на фото 2.

Источники электропитания и шумы

Некоторые части схемы очень чувствительны к шумам источников питания. В частности пол­ные параметры фазового шума будут ухудшены, если питание микросхем VCO и PLL будет не­адекватно отфильтровано, а цепи питания недо­статочно защищены от наводок. Типовые микро­схемы стабилизаторов напряжения очень удобны в использовании, но они пропускают широкопо­лосные шумы намного большей интенсивности, чем хорошо разработанные стабилизаторы на дискретных компонентах. В схемах стабилизато­ров для критичных частей схемы в качестве от­носительно малошумящих источников опорного напряжения мы использовали стабилитроны. Кроме того, для каждой из таких частей схемы использовались отдельные стабилизаторы, для того чтобы разделить их по питанию. В первую очередь, это относится к цифровым и аналого­вым секциям DDS.

Автор: Петр Ксензенко_, Петр Химич, г. Киев
Источник: Радиоаматор №6, №7/8, №10, 2015