Ошибка базы данных WordPress: [Table './meandr_base/anzpz_usermeta' is marked as crashed and last (automatic?) repair failed]
SELECT user_id, meta_key, meta_value FROM anzpz_usermeta WHERE user_id IN (1) ORDER BY umeta_id ASC

«Микрон» в 2014 году начнет серийное производство микросхем по топологии 65 нанометров — Меандр — занимательная электроника
Site icon Меандр — занимательная электроника

«Микрон» в 2014 году начнет серийное производство микросхем по топологии 65 нанометров

ОАО «НИИМЭ и Микрон», крупнейший производитель и экспортер микросхем и RFID-продукции в Восточной Европе и СНГ, входящий в отраслевой холдинг ОАО «РТИ»,  завершил разработку собственной технологии создания интегральных схем по топологии 65 нанометров и планирует в 2014 году начать их серийное производство на своем заводе в Зеленограде.

Разработка 65-нм технологии, занявшая около двух лет, успешно завершилась в декабре 2013 года: были получены первые работающие тестовые кристаллы. Исследования показали, что транзисторы в новых кристаллах работают в 1,5 раза быстрее, чем выполненные по уже освоенной в производстве 90-нм технологии, при одновременном снижении потребляемой энергии более чем в 2 раза.

В технологическом процессе использовалась ультрафиолетовая фотолитография с длиной волны излучений 193 нм, которая применяется для серийного производства 90-нм чипов. Для получения транзисторов по топологии 65 нм специалистами «Микрона» были разработаны специальные алгоритмы внесения оптической коррекции фотолитографии, проведена оптимизация плазмохимических процессов, химико-механической обработки, ионной имплантации, операций термического окисления, а также разработаны модели работы транзисторов и других элементов. После завершения разработки правил проектирования (PDK) и описания экспериментальных моделей работы всех элементов, предназначенных для оптимизации процесса проектирования, они будут переданы российским дизайн-центрам.

«Освоение «Микроном» 90-нм технологии и успешный запуск производства в 2012 году во многом помог подготовить инфраструктуру, инженеров-технологов и разработчиков к переходу на новый топологический уровень, — отметил генеральный директор ОАО «НИИМЭ и Микрон», академик РАН Геннадий Красников. – Получив уникальный опыт разработки собственной технологии в дополнение к уже имеющемуся у нас опыту создания современного микроэлектронного производства, мы сможем приступить к серийному производству по 65-нм технологии, одновременно двигаясь к следующему топологическому уровню — 45 нанометрам».

Процесс производства по технологии 65-нм совместим с основной инфраструктурой и оборудованием существующей линии по производству интегральных схем на пластинах диаметром 200 мм. Завершив в апреле 2014 года установку дополнительного технологического и контрольно-измерительного оборудования и проведя сертификацию 65-нм процесса, «Микрон» сможет приступить к серийному производству микросхем по принципиально новым для России технологиям.

«В рамках нашей технологии разработчикам будут доступны три типа транзисторов ядра с различным соотношением производительности и энергопотребления, что даст им широкие возможности и гибкость в проектировании интегральных схем», — отметил заместитель генерального директора ОАО «НИИМЭ и Микрон» по научной работе Николай Шелепин. – С открытием серийного производства на «Микроне» наши дизайн-центры, разрабатывающие элементную базу по топологии 65 нм, смогут перенести ее производство из стран Юго-Восточной Азии на территорию России».

Первое изделие по 65-нм технологии планируется запустить в производство уже в апреле. Это будет универсальная память ОЗУ емкостью 16 Мб (100 млн. транзисторов), используемая в различных вычислительных системах. В дальнейшем планируется освоить в серийном производстве другие логические и аналогово-цифровые полупроводниковые приборы, в том числе с встроенной памятью: процессоры и микропроцессоры, ЦАП/АЦП, программируемая матричная логика и др.

 

Дополнительная информация

Сравнение 65-нм и 90-нм технологий ОАО «НИИМЭ и Микрон»

65нм

90нм

Gate length

45нм

65нм

Core VDD

1.2V

1.2V

Gate oxide thickness (electrical)

2.2nm (n) / 2.2nm (p)

2.2nm (n) / 2.2nm (p)

Gate electrode

NiSi / Poly-Si

CoSi2 / Poly-Si

Source / drain electrode

NiSi

CoSi2

Interconnectors

9-Cu + 1-Al

7-Cu + 1-Al

Metal 1 pitch

0.18µm

0.24µm

Inter-level dielectric

Porous ULK (k = 2.9)

VLK (k = 2.9)

 

Конструкция и набор NМОП и РМОП транзисторов входящих в блок транзисторных структур

Физическая структура транзисторов с топологической длиной канала 65 нм

Exit mobile version